【选做题】24小时数字钟的实现及思路整理

数字电路实验

先放成果
（点击打开->）源文件
（点击打开->）演示视频

再说制作过程
555引脚图

4511引脚图及功能图

七段显示器

这个实验实际上是555计时器、时序逻辑电路以及组合逻辑电路的大综合。

其实看起来复杂，设计起来很简单。就从本次的0-9定时显示电路说起。

0-9定时显示电路

之前我们做的实验五当中第一个实验是一个0-9计数器。其中的脉冲源可以替换成我们第六次实验使用的555计时器构成的多谐振荡器产生的脉冲电路。从而实现0-9定时显示电路。

555定时器的F调整需要留心，题目中描述

要求以一定的频率循环显示0-9十个数字

则这里建议，选取f为1HZ比较好，然后根据书上的公式，求出相应的$R_1,R_2$和C的值。

这里需要一个4511和七段共阴显示管。给一个小彩蛋，搜索元器件的时候，输入

rpack

出现下面这个玩意会省心很多。

0-19定时显示电路

这里实际上是一个扩展的问题。
需要增加一个74161，而且第二个74161的状态需要被限制在0-1，一旦到2马上clear。而第二个74161的clk需要来自第一个74161的进位，由于74161有十六个状态，进位RCO不能使用，所以需要第一个74161来一个信号对第二个74161说：

嘿，：）哥们，我已经进位了，你还等什么？

由于第一个74161从九变到0会产生一个clear信号，所以我们将这个信号输入给第二个74161的clk。
此外还需要注意一个东西是，0-9计数器因为时间过短，所以不需要人工给所有的74161置零。0-19计数器由于时间过长，所以需要你去人工置0。推荐复位开关。称它为总clear

数字钟的设计

下面继续扩展，随之而来的有一个问题。

23：59变到00:00怎么办?

仿照前面第一个74161给第二个74161的clear，再加上给所有的74161置零，不难得出：
一旦23:59 到达24:00的那一瞬间，24，没错，这里用D3和D4来描述第三个74161和第四个74161.
D4和D3分别为 2和4也就是 0010 和 0100.把这个信号发送给总clear说

GOD，一天结束了，一切重新开始吧。

so，00:00：）

总结

随着器件的不断增多，一个是扩展的问题，还有一个问题是如何管理好这么多的器件和连接线，一旦出错，排查起来是非常麻烦的。所以规范的引入必不可少。窝想这门课已经到此为止，下面如果还要深入学习的话，就是如何架构一个高楼大厦式的东西。我们计科有一门课叫做软件工程，是说如何管理好数百万行的代码，而这门课的后续是数字系统设计。
再见。