DSP原理及应用A-课后作业

note_DSP

姓名：范璐
学号：201303080207

第二章作业（P46）

题2：若CPU的时钟频率为150MHz，试计算高速外设时钟和低速外设时钟的频率设定范围？

• 解答：
  
  • 1MHz=$10^6$Hz；
  • HSPCLK和LSPCLK寄存器只有三位，取值范围0~7；
  • 高速外设时钟和低速外设时钟除HSPCLK和LSPCLK系统复位默认值不一样外并无本质区别；
  • 低（高）速外设时钟=SYSCLKOUT/2L(H)SPCLK，频率设定范围为10.7MHz~150MHz。

题3：简述看门狗模块的工作原理。若时钟OSCCLK的频率为30MHz，试根据时钟分频系数取值，计算看门狗定时器的计数溢出周期。

• 解答：
  
  • 看门狗是用作避免系统工作异常的定时电路，它监视系统软件和硬件的运行，并可以按照用户设定的时间间隔产生中断或复位系统。
  • 当软件进入非正常循环或运行到非法的程序空间，导致系统无法正常工作，看门狗的8位定时器计数器进行加计数，当计数器上溢，即产生中断($\overline{WDINT}$)或复位($\overline{WDRST}$)信号，进入中断程序或复位系统。
  • 则在用户程序正常运行时，要屏蔽看门狗模块或软件周期性向看门狗复位寄存器WDKEY写入序列0x55+0xAA为看门狗计数器清零。
  • 时钟分频系数WDPS取值为0~7，看门狗计数器时钟$WDCCLK=OSCCLK/512/2^{(WDPS-1)}$，计算得到$WDCLK_{max}=30MHz/512\approx58593.8Hz$，$WDCLK_{min}=30MHz/512/64\approx915.5Hz$。
  • 看门狗计数范围0~255，溢出周期$=256/WDCLK\in(4.4ms,279.6ms)$

第三章作业（P70-P71）

题2： 外部扩展接口（XINTF）适合扩展哪些外设芯片？

• 解答：
  
  • F281x的XINTF采用16位数据总线，异步、非复用的总线结构，可提供1M字寻址空间，可用于扩展并行的外设芯片，如ADC、DAC、RAM、FIFO、USB等接口，其中，F2812的XINTF映射到5个独立的存储空间；
  • 其中只有F2812具有外部接口，而F2811和F2810由于省去了外部接口，无法扩展并行接口的外设芯片，只能通过SPI或McBSP借口扩展串行接口的外设。
  • XINTF吞吐速率高，但并行通信并不适用于远距离传输数据，适合扩展对传输速度要求高，且不是远距离通信的芯片，如大容量存储器。

题4： 对于例3.2，分析空间2的一个读周期包含的XTIMCLK时钟周期数；如果CPU时钟频率为150MHz，则完成一个完整的读周期需要多长时间？

• 解答：
  
  • 空间2一个读周期包含建立阶段6个，有效阶段本身1个，插入14个，保持阶段6个，总计27个XTIMCLK周期；
  • 空间2时钟周期加倍，一个读周期时间$T=27*2/150MHz=0.36{\mu}s$

第四章作业（P100）

题3： 串行通信接口（如RS-232）与并口接口（如XINTF）相比，各有什么特点？

• 解答：
  
  • 并行通信：数据同时传输，一般包括数据线，控制线和状态线。特点是传输速度快，但通信距离短、传输线多。其中XINTF采用16位数据总线，可以扩展并行的外设芯片。
  • 串行通信：数据一位一位传输，通信线上既传输数据信息（并行通信也可能工作在复用总线的模式，但XINTF是采用非复用总线结构），也传输联络信息，因此收发双方就必须要有通信协议。特点是串行传输成本低，适用于远距离通信，但传输速度低。串行通信接口只能扩展串行接口的外设。相比并口，串口没有并口串扰的问题。体积相比也比较轻巧，结构简单可靠。

题4：设低速外设时钟LSPCLK的频率为37.5MHz，试根据波特率选择寄存器的取值计算SCI的波特率设置范围。

• 解答：
  
  • 波特率是指串行数据的传送速率，是指通信过程每秒钟传送的二进制代码的位数，他的单位为位/秒，完成一位二进制数传送所需的时间为波特率的倒数，SCI模块的串行时钟由低速外设时钟LSPCLK和波特率选择寄存器BSR的值确定，通过配置16位波特率选择寄存器，可以实现$2^{16}(64*1024)种$不同的波特率。
  • $SCI_-BAUD=\frac{LSPCLK}{(BSR+1)*8}$
  • BSR取值范围$1至(2^{16}-1)$，则对应波特率取值范围为，$(\frac{37.5MHz}{2^{19}},\frac{37.5MHz}{2^{4}})=(71.5Bps,2343750Bps)$
  • 因为 SCI 的波特率是需要通讯双方约定后各自实现，国际上规定了采用的波特率数据，如110 · 300 , 600 , 1200 , 1800 , 2400 , 4800 , 9600，19200等，一般我们会选取这些值，而不是自己去取一个任意数。

第五章作业（P127）

题2： 与外部接口（XINTF）相比，采用SPI接口扩展外设有何特点？

• 解答：
  
  • SPI是串行接口，一位一位收发数据，波特率可达到37.5MHz/s；XINTF是并行接口，可实现16位数据同时收发，吞吐速率可达到1200Mb/s。SPI是同步通信，两台设备在同一时钟下工作，工作时有工作在主模式和从模式之分；XINTF采用异步、非复用总线结构。
  • SPI采用可复用总线结构，XINTF采用非复用总线结构，有单独的数据线和地址线。

题3：假定SPI工作于主模式，LSPCLK=75MHz，试确定SPI模块允许的波特率范围。

• 解答：
  
  • $SPICLK =\frac{LSPCLK}{SPIBBR+1}$，其中127≥SPIBBR≥3，则代入SPIBBR寄存器的最大值和最小值，得到波特率取值范围为$(\frac{SPICLK}{128},\frac{SPICLK}{4})=(0.59Hz，18.75MHz)$。

第七章作业：（P229）

题1： 与2.2节介绍的CPU通用定时器相比，事件管理器中的通用定时器有何特点？

• 解答：
  
  • TMS320F281x片内包含3个32位通用定时器，两个事件管理器，每个管理器有两个16位通用定时器。和CPU通用定时器相比，事件管理器的定时器增加了一个比较寄存器和三个外部引脚(TxCMP、TCLKINA、TDIRA)。
  • CPU定时器只有一种递减计数模式，计数器值为零时产生一个中断脉冲；事件管理器的通用定时器则提供了多种计数工作模式，包括停止/保持模式，连续递增计数模式，定向增减计数模式，连续增减计数模式等，可以产生PWM波形，并根据事件可以产生四个中断（共4x4个中断有16个中断标志位）。
  • CPU定时器只能根据CPU内部时钟SYSOUTCLK进行计数，而事件管理器的通用定时器输入包括内部高速外设时钟，外部时钟输入引脚TCLKINA/B，技术方向输入引脚TDIRA/B，复位信号RESET等。

题2：对于例7.2，当高速外设时钟设为75MHz时，试计算定时器1的周期。

• 解答：
  
  • T1CON=1742H=0001,0111,0100,0010B，连续递增计数，分频系数为128，T1PR=0200H，输入定时器频率为$fT=\frac{HSPCLK}{128}=585937Hz$$T=\frac{T1PR+1}{fT}=\frac{512+1}{585.9k}=875.5{\mu}s$

题6：假设例7.3中的高速外设时钟频率为75MHz，试分析各路PWM信号的频率和占空比。

• 解答：
  
  • 定时器1,2各输出一路PWM，定时器1的全比较器输出3对6路 PWM，共8路PWM波；
  • T1PWM：T1CON==0001,0000,0100,0010B，计数模式为连续递增计数模式，T1PR=FFFFH，$f=\frac{HSPCLK}{T1PR+1}=\frac{75MHz}{65536}=1144.4Hz$，T1CMPR=3C00H，占空比$a=\frac{T1CMPR}{T1PR+1}=\frac{15360}{65536}=23.4\%$（低电平有效）；
  • T2PWM：T2CON=1042H，计数模式为连续增计数模式，无分频；T2PR=0FFFH，f=18.3kHz，T2CMPR=03C0，占空比a=23.4%（高电平有效）；
  • 定时器1输出的六路PWM频率与T1PWM一致，六路PWM分别两两依次对应三个比较器，CMPR1=0C00H，CMPR2=3C00H，CMPR3=FC00H，套用公式：$a=\frac{CMPRx}{T1PR+1}$，它们的占空比分别为a1=4.69%，a2=23.44%，a3=38.44%，其中PWM1，3，5为高电平有效，PWM2,4,6为低电平有效。